Команды микропроцессорной техники

Пусть поступили следующие запросы прерывания






b2 =I7 +  I6 + I5 + I4

При такой прошивке приоритетов - наивысший приоритет у I7 наименьший - I0.

ЗПр1



001

I1

ЗПр2

010

I2

ЗПр3

011

I3

ЗПр4

100

I4

ЗПр5

101

I5

ЗПр6

110

I6

ЗПр7

111

I7

Пример. Пусть поступили следующие запросы прерывания - ЗПр5, ЗПр3.,ЗПр1.Тогда,

bb2

bb1

bb0

11

00

11

Получаем код команды RST5.

Выдача первой команды обслуживания прерываний.

Кроме команды RST n e VG Ш8080 есть еще команда CALL addr16 . В этом случае сигнал ППр будет выставляться 3 раза, т.к. команда CALL addr16 трехбайтная. В первый раз передается собственно код команды CALL, второй и третий раз передается 16-тиразрядный адрес (см. рис. ниже).



ППр

У МП I8086 есть команда INT n, n=0…255. Эта команда 2-х байтовая. Для ввода этой команды сигнал ППр будет выставляться два раза (см. рис. ниже).



ППр

Далее выполняется введенная команда INT n (или CALL addr16)

1.3.3.      Ввод-вывод с использованием прямого доступа к памяти

Если нужно ввести массив с высокоскоростного устройства, например, с быстродействующего АЦП то может оказаться, что время генерирования байтов данных сравнимо с временем выполнения подпрограммы прерывания. В этом случае МП может не успеть за устройством ввода. В подобных случаях применяется ввод-вывод с прямым доступом к памяти (ПДП) с помощью контроллера ПДП, т.е. обмен данными между внешним устройством и памятью выполняется без участия МП.

Обмен в режиме ПДП выполняется, как правило, под управлением специальной микросхемы, называемой контроллером ПДП. Начальный адрес ячейки обмена в памяти и количество передаваемых байтов заранее программно записывается в контроллер ПДП. При возникновении необходимости обмена в режиме ПДП устройство ввода-вывода выдает сигнал «Запрос ПДП» на вход контроллера ПДП. Если данному устройству разрешена передача данных в режиме ПДП, то контроллер ПДП после получения сигнала «Запрос ПДП» подает на МП сигнал «Запрос захвата» (ЗЗх).
В ответ на этот сигнал МП приостанавливает свою работу  и отключается от системной магистрали (т.е. от ША, ШД, ШУ), выдавая контроллеру сигнал «Подтверждение захвата» (ПЗх). Получив сигнал «Подтверждение захвата», котроллер ПДП выдает устройству ввода-вывода сигнал «Подтверждение ПДП». Затем он организует обмен данными между памятью и устройством ввода-вывода путем подачи на ША адресов ячеек памяти, а на ШУ управляющих сигналов Запись (Чтение) и Ввод (Вывод). По окончании передачи контроллер ПДП снимает сигнал «Запрос захвата» и МП продолжает свою работу.

1.3.4.      Микропроцессорный комплект семейства КР580

Неполный состав микропроцессорного комплекта КР580 приведен на рисунке ниже.



БРА – буфер адреса.

СКФ – системный контроллер и шинный формирователь.

ППА - программируемы параллельный адаптер - имеет три восьмиразрядных порта ввода - вывода.

ПСА - программируемый последовательный адаптер - осуществляет последовательный обмен данными.

ПТ - программируемый таймер - счетчик, на базе которого можно построить интерфейс частотного датчика, подсчитать частоту или период. Имеется возможность выдавать программируемые частоты, подсчитывать входные события. В каждом канале есть 16-ти разрядный вычитающий счетчик.

ПКП - программируемый контроллер прерываний - принимает запросы от внешних устройств и сообщает процессору о том, что поступил запрос прерывания и выдает адрес подпрограммы обслуживания прерываний от соответствующего устройства .

ПККИ - программируемый контроллер клавиатуры и индикации.

КПДП - контроллер прямого доступа к памяти.

Обобщенная структура интерфейсной БИС.

Обобщенная схема интерфейсной БИС приведена на рисунке ниже.

Рассмотрим назначение основных элементов интерфейсной БИС.

Буфер данных - согласует интерфейсную БИС с ШД МП-системы.

Схема управления. - управляет работой всей БИС. Она содержит регистры состояний, в которых проверяется сигнал готовности ( готов / не готов)

Регистр режимов - в него записываются кодовые слова, которые настраивают БИС на определенный режим работы.





ДШ – дешифратор адреса.

Операционные блоки (или просто блоки)- в них собственно и выполняются действия по сопряжению с периферийными устройствами. Состав  операционных блоков (блоки 1…N) определяются конкретным значением  БИС. В параллельном адаптере операционными блоками являются буферные регистры, работающие в режиме входного порта, выходного порта и порта ввода-вывода. В последовательном адаптере к магистрали подключены сдвигающие регистры, преобразующие параллельный формат данных на внутренней магистрали в последовательный на выходной линии адаптера и наоборот. Формирователь временных интервалов в качестве операционных блоков содержит управляемые пересчетные схемы, а контроллер прерывания – регистры, фиксаторы и блоки логической обработки. Операционные блоки контроллера прямого доступа представляют собой счетчики для формирования массива адресов оперативной памяти с дополнительными схемами генерации управляющих сигналов для обмена.

Ниже рассмотрены некоторые интерфейсные БИС.

1.3.5.      Программируемый параллельный адаптер КР580ВВ55

Программируемый параллельный адаптер (ППА) обеспечивает обмен информацией между МП-системой и периферийными устройствами в параллельном коде. Он имеет три многорежимных порта ввода-вывода, которые обозначены как А, В и С.



Адресация к портам следующая:

            А1       А0

            0          0          порт А

0        1         порт В

1        0         порт С

1    1          регистр управляющего слова.

Порты А,В,С можно запрограммировать в одном из 3-х режимов:

Обозначение режима

Содержание раздела